TSMC präsentiert innovative Fertigungsverfahren N2 und A16 auf Technologiekonferenz in den USA
TSMC, der Weltmarktführer im Halbleiter-Foundry-Geschäft, hat in seiner jüngsten Technologiekonferenz in den USA detaillierte Einblicke in seine zukünftigen Fertigungsverfahren gegeben, mit besonderem Fokus auf die kommenden Generationen N2 und A16. Während TSMC üblicherweise diese Informationen auf einer weltweiten Tour von Konferenzen verbreitet, legte das Unternehmen in den USA einen Schwerpunkt auf den Ausblick für die nächste Technologie-Generation N2, die ab Mitte 2024 verfügbar sein soll. N2 verspricht signifikante Verbesserungen in Leistung und Effizienz gegenüber dem Vorgänger N3. TSMC rechnet damit, durch die enormen Fortschritte von N2 deutlich mehr Kunden für diese Fertigung zu gewinnen. Die Nachfrage nach leistungsstarken Prozessoren und Chiplets für High-Performance Computing (HPC) und Künstliche Intelligenz (KI) treibt dieses Wachstum an. Neben der Standardvariante N2 sollen spezielle Varianten wie N2P und N2X auf den Markt kommen, die gezielt für HPC-Anwendungen optimiert sind. N2P wird voraussichtlich Ende 2026 verfügbar sein und zusätzliche Leistungsverstärkungen bieten, während N2X ab 2027 nochmals um etwa 10 % höhere Taktraten ermöglichen soll.
Die bereits laufende Produktion in N3E und die Einführung von N3P im vierten Quartal 2024 sollen den Kunden weitere Optionen bieten. Während N3X für Client-CPUs, insbesondere die CCDs von AMD, vorgesehen ist, zielt N3A auf den Automotive-Bereich ab. Mit N3C möchte TSMC kostensensitiven Kunden attraktive Lösungen anbieten.
Neben den Details zu N2 präsentierte TSMC auch erste Einblicke in die nächste Technologiegeneration A16, die voraussichtlich Anfang 2025 verfügbar sein soll. Ein Schlüsselmerkmal von A16 ist die Einführung eines neuen Backside Power Delivery Network (BSPDN) namens Super Power Rail (SPR). Dieses System mit 16 A adressiert die Bedürfnisse von KI- und HPC-Chips, indem es höhere Effizienz und Signalintegrität durch eine rückseitige Stromversorgung ermöglicht. Im Vergleich zu N2P soll A16 eine Leistungssteigerung von 8 bis 10 % sowie eine Reduktion der Leistungsaufnahme um 15 bis 20 % bei gleicher Leistung erreichen. Die Transistordichte wird voraussichtlich um 7 bis 10 % steigen.
TSMCs strategische Ausrichtung auf kontinuierliche Innovationen in seinen Fertigungsverfahren unterstreicht die zentrale Rolle des Unternehmens im globalen Halbleiter-Ökosystem und sichert die Bereitstellung fortschrittlicher Technologien für zukünftige Computing-Anwendungen.
Schlagwörter: A16 + N3. TSMC + N2P
(pz)
