LPDDR6: Der nächste große Schritt in der Speichertechnologie für mobile Geräte

Die JEDEC Solid State Technology Association hat die endgültigen Spezifikationen für den neuen Standard LPDDR6 veröffentlicht, einen Meilenstein im Fortschritt des Low Power Double Data Rate (LPDDR) Speichers. Dieser Speicherstandard spielt eine zentrale Rolle bei der Performance-Steigerung von Geräten wie Notebooks, Smartphones und Tablets, insbesondere im Zusammenspiel mit leistungsstarken System-on-Chip (SoC). Ähnlich wie sein Vorgänger LPDDR5 nutzt auch LPDDR6 zwei Sub-Kanäle, um eine maximale Bandbreite zu erzielen. Pro Kanal besitzt der Datenbus weiterhin eine Breite von 12 Bit, was für eine effiziente Datenübertragung sorgt. Ein bemerkenswerter Wechsel betrifft jedoch den CA-Bus (Command/Address-Bus). Seit LPDDR4 war dieser 6 Bit breit und steuert als Steuerzentrum die Kommunikation zwischen Controller und Speicherzellen – er bestimmt die Ausführung von Operationen, ihre Location und den Zeitpunkt. Mit LPDDR6 wird der CA-Bus auf 4 Bit reduziert, was auf Optimierungen im Steuerungsprozess hindeutet. LPDDR6 verspricht eine signifikante Steigerung der Datenraten im Vergleich zu seinem Vorgänger. Während LPDDR5X aktuell bei bis zu 10.700 MT/s (MegaTransfers pro Sekunde) liegt, soll LPDDR6 Datenübertragungen von 8.800 bis sogar 17.600 MT/s ermöglichen. Diese Leistungsverbesserung wird maßgeblich zu einer noch schnelleren Verarbeitung und einer verbesserten Benutzererfahrung in den genannten Geräten beitragen. Die großen Speicherhersteller Micron, Samsung und SK Hynix haben angekündigt, LPDDR6-Module anbieten zu können, sobald der Standard vollumfänglich implementiert ist. Allerdings gibt es bisher keine konkreten Zeitrahmen für den Markteintritt dieser neuen Speichermodule.

Schlagwörter: LPDDR6 + LPDDR + SoC

Wie bewerten Sie den Schreibstil des Artikels?