TSMC plant Einführung von CoW-SoW-Technologie: Neue Chip-Integration ermöglicht mehr Speicher auf dem Wafer

Die taiwanische Halbleiterfirma TSMC plant die Einführung der Chip-on-Wafer-System-on-Wafer (CoW-SoW)-Technologie ab dem Jahr 2027. Diese Technologie ermöglicht die Herstellung kompletter Systeme auf Wafer-Ebene und die Integration von 3D-Komponenten wie High Bandwidth Memory (HBM). Damit könnte die Grenze des On-Die-Speichers signifikant erhöht werden.

Bisherige System-on-Wafer (SoW)-Systeme waren stark abhängig vom SRAM, der sich auf dem Wafer befindet. Um dieses Problem zu lösen, hat beispielsweise das Unternehmen Cerebras eine externe DRAM-Erweiterung hinzugefügt. Allerdings befindet sich dieser Speicher nicht auf dem Wafer. Mit der CoW-SoW-Technologie könnte die Integration von Speicher auf dem Wafer ermöglicht werden.

TSMC zufolge werden bestehende Techniken wie das System on Integrated Chips (SoIC) in den nächsten Jahren an ihre Leistungsgrenzen stoßen. Daher ist es notwendig, alternative Lösungen in Betracht zu ziehen. CoW-SoW könnte eine solche Lösung sein.

Mit der Einführung von CoW-SoW würden große Compute-Dies möglich sein, die das derzeitige Limit der Größe einzelner Chips ausreizen und die Integration von HBM4 ermöglichen. Dadurch könnte die Kapazität des On-Die-Speichers signifikant erhöht werden. Aktuell sind nur etwa 44 GB möglich, wie es von Cerebras für den WSE-3 umgesetzt wurde. HBM4 ermöglicht eine höhere Kapazität mit einem einzigen Chip.

Bisher haben nur zwei Kunden, nämlich Cerebras und Tesla, Interesse an einer konkreten Umsetzung von SoW gezeigt. Es bleibt abzuwarten, ob weitere Unternehmen folgen werden und wie sich diese Technologie in Zukunft entwickeln wird. TSMC wird in den kommenden Jahren sicherlich weitere Einzelheiten zur technischen Umsetzung von CoW-SoW veröffentlichen. Die Zukunft des Chip-Packagings verspricht spannend zu werden.

Schlagwörter: TSMC + HBM + Tesla

Wie bewerten Sie den Schreibstil des Artikels?